Embora a JEDEC ainda precise finalizar a especificação HBM4, a indústria parece necessitar da nova tecnologia de memória o quanto antes, já que a demanda por GPUs de alto desempenho para IA é insaciável. Para permitir que os designers de chips construam GPUs de próxima geração, a Rambus revelou o controlador de memória HBM4 IP da indústria, que supera as capacidades do HBM4 anunciadas até o momento.
O controlador HBM4 da Rambus não só suporta a taxa de transferência de dados de 6.4 GT/s especificada pela JEDEC para HBM4, como também tem margem para suportar velocidades de até 10 GT/s. Isso permite uma largura de banda de memória de 2.56 TB/s por pilha de memória HBM4 com uma interface de memória de 2048 bits.
O controlador HBM4 IP da Rambus pode ser emparelhado com soluções PHY fornecidas por terceiros ou clientes para criar um sistema de memória HBM4 completo.
A Rambus está colaborando com líderes da indústria como Cadence, Samsung e Siemens para garantir que essa tecnologia se integre perfeitamente ao ecossistema de memória existente, facilitando a transição para sistemas de memória de próxima geração.
Uma versão preliminar da especificação HBM4 da JEDEC indica que a memória HBM4 virá em configurações com pilhas de 4, 8, 12 e 16 camadas, suportando camadas de memória de 24 Gb e 32 Gb. Uma pilha de 16 camadas usando camadas de 32 Gb fornecerá uma capacidade de 64 GB, permitindo que sistemas com quatro módulos de memória alcancem até 256 GB de memória total. Esta configuração pode atingir uma largura de banda de pico de 6.56 TB/s através de uma interface de 8,192 bits, aumentando significativamente o desempenho para cargas de trabalho exigentes.
Se alguém conseguir fazer um subsistema de memória HBM4 funcionar a 10 GT/s, então quatro pilhas HBM4 fornecerão uma largura de banda de mais de 10 TB/s. Ainda assim, o suporte para velocidades aprimoradas (além da JEDEC) habilitado pela Rambus e fabricantes de memória geralmente é oferecido para fornecer margem de manobra e garantir operações estáveis e eficientes em termos de energia nas taxas de transferência de dados padrão.
“Com os Modelos de Linguagem de Grande Escala (LLMs) agora excedendo um trilhão de parâmetros e continuando a crescer, superar os gargalos na largura de banda e capacidade de memória é crucial para atender aos requisitos de desempenho em tempo real do treinamento e inferência de IA,” disse Neeraj Paliwal, SVP e gerente geral de Silicon IP, na Rambus. “Como o principal fornecedor de IP de silício para IA 2.0, estamos trazendo ao mercado a primeira solução de Controlador HBM4 IP da indústria para ajudar nossos clientes a desbloquear desempenho revolucionário em seus processadores e aceleradores de última geração.”
Como o HBM4 oferecerá o dobro da contagem de canais por pilha em comparação com o HBM3, ele exigirá um espaço físico mais extenso devido à largura da interface de 2048 bits. Além disso, os interposers para HBM4 serão diferentes dos para HBM3/HBM3E, o que novamente afetará seu potencial de taxa de transferência de dados.
Fonte: Tom’s Hardware
