A Samsung está prestes a lançar seus primeiros dispositivos de memória HBM4 ainda este ano, com amostras previstas para o início de 2025, segundo o portal nN Elec, que cita fontes da indústria. A empresa deve usar seu mais recente processo de fabricação de DRAM de classe 10nm para criar dispositivos HBM4, além de sua tecnologia lógica de classe 4nm para produzir os dies base do HBM4, conforme relata o portal.
Após a Samsung lançar seus primeiros dispositivos de memória HBM4 e dies base, suas fábricas de memória e lógica precisarão produzi-los e montá-los, o que levará alguns meses ou mais. Depois disso, a Samsung testará internamente esses stacks HBM4 e, em seguida, começará a fornecer amostras para seus principais clientes, que, no caso do HBM4, são os principais produtores de processadores de IA e HPC. A Samsung se recusou a comentar sobre o cronograma do HBM4. A produção em massa do HBM4 pela Samsung pode começar no final de 2025, embora ainda não se saiba quando os produtos reais usando essa tecnologia surgirão.
A empresa está programada para usar seu mais recente processo de fabricação de DRAM de classe 10nm (10c nm, 12nm) para criar camadas de memória HBM4, bem como seu nó de produção lógica de classe 4nm para fazer os dies base do HBM4 com uma interface de 2048 bits, afirma o relatório. Dies base feitos com essa tecnologia de fabricação tão avançada podem ser instalados diretamente em processadores usando as próprias técnicas SAINT-D da Samsung ou similares.
O próximo padrão HBM4 definirá camadas de 24 Gb e 32 Gb, bem como stacks TSV de 4-high, 8-high, 12-high e 16-high. É difícil prever a configuração dos módulos HBM4 iniciais da Samsung, embora o relatório diga que a empresa produzirá em massa stacks HBM4 de 12-High na segunda metade do próximo ano. As velocidades desses módulos dependerão de vários fatores, embora os bins de velocidade preliminarmente definidos pela JEDEC alcancem até 6.4 GT/s.
O principal rival da Samsung, a SK Hynix, também está programado para produzir em massa HBM4 na segunda metade do ano, segundo o relatório, embora não se saiba quando as amostras do HBM4 da SK Hynix começarão a ser distribuídas. Enquanto a SK Hynix inicialmente inclinava-se para usar a tecnologia DRAM 1b para as camadas de memória HBM4, a decisão da Samsung de usar a produção 1c levou a uma reconsideração, de acordo com o The Elec.
A SK Hynix colaborará com a TSMC para construir os dies base para seus módulos de memória HBM4. No European Technology Symposium 2024, a TSMC revelou planos para produzir esses dies base usando suas avançadas tecnologias de processo 12FFC+ (classe 12nm) e N5 (classe 5nm). A tecnologia lógica N5 da TSMC permitirá uma integração lógica mais densa e pitches de interconexão mais finos para colocar a memória diretamente em CPUs e GPUs. Em contraste, os dies base feitos com o processo 12FFC+ da TSMC permitirão dies base econômicos que usam interposers de silício para conectar a memória aos processadores host.
Fonte: Tom’s Hardware
