A Samsung está prestes a iniciar a instalação de sua primeira ferramenta de litografia EUV com uma abertura numérica de 0,55 (High-NA) no quarto trimestre de 2024 – primeiro trimestre de 2025, conforme relatado pelo Seoul Economic Daily, citando suas fontes. O dispositivo será usado principalmente para fins de pesquisa e desenvolvimento enquanto a empresa trabalha em suas tecnologias de processo de próxima geração que requerem resoluções habilitadas por ferramentas High-NA EUV. A Samsung também trabalha em um ecossistema High-NA com Lasertec, JSR, Tokyo Electron e Synopsys.
O primeiro sistema de litografia ASML Twinscan EXE:5000 High-NA da Samsung será instalado no campus de Hwaseong da empresa, onde desenvolverá suas tecnologias de fabricação de próxima geração para lógica e DRAM. A unidade está projetada para estar operacional até meados de 2025. Como resultado, a Samsung terá sua primeira ferramenta High-NA EUV operacional cerca de um ano depois da Intel, mas ainda estará à frente de seus rivais TSMC e SK hynix. Quando a Samsung adotará High-NA EUV para produção em massa ainda não se sabe, mas não é esperado até bem na segunda metade da década.
A Samsung planeja desenvolver um ecossistema robusto em torno da tecnologia High-NA EUV. Além de adquirir o equipamento de litografia High-NA EUV, a Samsung está colaborando com a japonesa Lasertec para desenvolver equipamentos de inspeção especificamente para fotomáscaras High-NA. De acordo com a DigiTimes, a Samsung supostamente comprou a ferramenta de inspeção de máscara EUV High-NA da Lasertec, o Actis A300.
“Usar [ferramenta específica para High-NA EUV] para inspecionar máscaras de semicondutores melhorou a razão de contraste em mais de 30% em comparação com a ferramenta convencional [específica para EUV]”, disse o Dr. Min Cheol-ki do Instituto de Pesquisa de Semicondutores da Samsung Electronics no Simpósio de Litografia + Padronização de 2024.
De acordo com a DigiTimes, a Samsung também está colaborando com a JSR, fabricante de fotoresistores, e com a Tokyo Electron, fabricante de máquinas de gravação, para se preparar para a implementação comercial das ferramentas High-NA EUV até 2027. A Samsung também está trabalhando com a Synopsys para mudar dos designs de circuitos tradicionais para padrões curvilíneos em fotomáscaras. Espera-se que essa mudança melhore a precisão dos circuitos impressos em wafers, o que é crucial para novos refinamentos das tecnologias de processo.
A ferramenta High-NA EUV Twinscan EXE da ASML está configurada para alcançar uma resolução de 8nm, melhorando substancialmente os sistemas EUV de baixa NA atuais que atingem no máximo 13nm com uma única exposição. Esse avanço tornará os transistores cerca de 1,7 vezes menores, quase triplicando a densidade dos transistores. Embora os sistemas de baixa NA também possam alcançar esse nível de resolução e densidade, eles exigem o processo de padronização dupla, que é caro e complexo. A mudança para a tecnologia High-NA EUV deve eliminar a necessidade de padronização dupla, simplificar a produção, potencialmente melhorar os rendimentos e reduzir custos.
Alcançar essas dimensões críticas de 8nm é crucial para a produção de chips com tecnologias de processo sub-3nm. No entanto, em nós de classe 2nm, praticamente todos os fabricantes de chips usarão padronização dupla. A Intel também está adotando ferramentas de modelagem de padrões para seu nó 20A. O gigante dos chips americano planeja usar High-NA EUV apenas com seu nó 14A.
Enquanto isso, o salto para o High-NA traz seu próprio conjunto de desafios. As ferramentas High-NA EUV são mais caras (US$ 380 milhões a US$ 400 milhões) e têm um campo de imagem reduzido pela metade, o que exigirá mudanças significativas no design dos chips. Além disso, o tamanho maior dos sistemas High-NA EUV em comparação com os sistemas de baixa NA significa que os fabricantes de chips precisarão repensar seus layouts de fábrica para acomodar essas novas máquinas.
Fonte: Seoul Economic Daily