Com a chegada do 3D NAND há cerca de uma década, a capacidade de armazenamento das unidades de estado sólido (SSDs) tem aumentado rapidamente, e o preço por GB tem diminuído de forma constante. É por isso que a grande maioria dos PCs de clientes usa SSDs atualmente. A IEEE acredita que essa tendência continuará nos próximos anos, aumentando a capacidade de armazenamento dos SSDs para pelo menos quadruplicar até 2029.
A razão pela qual o 3D NAND tem aumentado sua capacidade é multifacetada. Por um lado, o número de camadas ativas de NAND tem aumentado ao longo dos anos, e por outro, o número de bits armazenados por célula de memória NAND aumentou de dois para três (célula de nível triplo, TLC) e quatro (célula de nível quádruplo, QLC). Ambas as inovações ocorreram ao longo do tempo e foram meticulosamente calculadas para atingir metas econômicas em relação aos custos por TB.
Estamos em 2024. Dispositivos de memória QLC NAND de 2Tb estão prontamente disponíveis para possibilitar alguns dos melhores SSDs de 2TB do mundo, proporcionando 2TB de espaço de armazenamento bruto. O roteiro da IEEE prevê dispositivos 3D NAND de 4Tb para 2027, dobrando a capacidade para SSDs convencionais. Em seguida, espera-se que a capacidade quadruplique em 2029, à medida que a indústria migra para dispositivos de memória NAND de 8Tb. Dado isso, espera-se que a capacidade dos SSDs convencionais quadruplique até 2028, embora isso seja uma especulação.
Em relação ao número de camadas ativas, estamos entre 200 e 300 camadas, dependendo do fabricante, mas a IEEE prevê mais de 500 em 2027. Então, empresas como Samsung e SK hynix preveem mais de 1000 camadas, o que o respeitado instituto decidiu evitar prever.
Ao contrário das previsões para a evolução dos discos rígidos, o novo roteiro da IEEE International Roadmap for Devices and Systems Mass Data Storage é vago em relação ao que deve ser alcançado em termos de densidade de armazenamento. E o número de camadas ativas de NAND e outras arquiteturas de memória NAND. A IEEE nem mesmo chama QLC de QLC; ela a chama de TLC+, talvez implicando possibilidades além do QLC (carga de 4 níveis), possivelmente para PLC (célula de nível penta) de 5 níveis carregados.
“O caminho para continuar aumentando a densidade do die e reduzindo o custo por bit envolverá minimizar o crescimento no número de camadas, aumentar a densidade das células de memória por camada (aumentando a densidade areal por camada), diminuindo o tamanho dos furos onde as células de memória são fabricadas, aumentando o número de bits armazenados por transistor [célula de nível triplo (TLC) para QLC para PLC], e mantendo uma gravação de alta relação de aspecto uniforme para cada furo de memória. Estas são questões de design e fabricação e devem ser resolvidas para manter os altos rendimentos de produção necessários para uma fabricação lucrativa.”
Fonte: Tom’s Hardware
