Os die shots dos mais recentes CPUs Core Ultra 200V da Intel (codinome Lunar Lake) foram analisados e anotados, revelando o tamanho e a localização dos componentes do chip móvel.
Fotografados por GeekerWan e 万扯淡 e anotados pelo especialista em hardware Nemez, as imagens mergulham profundamente nas menores partes do Lunar Lake nos tiles de computação, controlador de plataforma e base. Os dois primeiros tiles são fabricados nos nós de 3nm e 6nm da TSMC, respectivamente, enquanto o tile base é fabricado pela Intel no nó de 22nm.
O Lunar Lake é voltado para laptops. O cluster de quatro núcleos Lion Cove P-core, o NPU e o GPU integrado Xe2 têm todos o mesmo tamanho. O motor de mídia, o motor de exibição e o controlador de memória são menores, ao contrário dos processadores de ponta, onde são quase uma nota de rodapé em tamanho.
Annotation of #Intel LunarLake!Not much to highlight imo, though I quite like the layout of the iGPU, way less messy than MeteorLakeLionCove is also quite compact relative to its L2 cache compared to RedwoodCovePictures by GeekerWan & 万扯淡, provided to me by @Kurnalsalts pic.twitter.com/YVqqt8gRtsOctober 3, 2024
O Lunar Lake também possui um cluster de quatro núcleos de E-cores baseados em Skymont, e a anotação do die indica que o cluster inteiro é apenas um pouco maior que um único núcleo Lion Cove. Isso não é surpreendente, já que o P-core Redwood Cove do Meteor Lake é aproximadamente do mesmo tamanho que seu cluster de E-core Crestmont de quatro núcleos. No entanto, é notável que a Intel conseguiu manter os E-cores pequenos, apesar do Skymont oferecer 38% mais IPC inteiro e 68% mais IPC de ponto flutuante.
Algumas partes da anotação são suposições, evidentes pelos diversos pontos de interrogação que acompanham algumas etiquetas. A quantidade de cache por motor de computação neural (NCE) também é uma suposição educada, já que Nemez assume que o Lunar Lake tem 2MB por NCE, assim como o Meteor Lake, totalizando 12MB de seis NCEs.
O tile do controlador de plataforma não é tão ocupado quanto o tile de computação, mas a anotação nos dá uma boa ideia de quão mais extensa é a circuitaria PCIe 5.0 em comparação com a PCIe 4.0, já que o Lunar Lake possui quatro lanes de ambas as conexões. Parece que as quatro lanes PCIe 5.0 mais sua lógica ocupam aproximadamente o dobro do espaço que as lanes e a lógica PCIe 4.0 usam. Além do fato de que SSDs PCIe 5.0 ainda não são muito amigáveis para laptops, o tamanho físico do PCIe 5.0 dentro do silício pode ser outra razão pela qual os CPUs móveis demoraram tanto para atualizar para a versão PCIe mais recente.
Fonte: Tom’s Hardware